El formato de uso de la instrucción WAIT UNTIL en la programación VHDL es el siguiente: WAIT UNTIL clk='1';ave1<=a;.
para y esperar
hasta que se utilicen mejor solo en la plataforma de prueba,
en lugar de en la plataforma. plataforma de prueba como la que utilizó en dichos módulos.
Este tipo de CÓDIGO es un método de escritura típico utilizado para escribir VHDL en lenguaje C.
Entendí aproximadamente lo que el usuario quería lograr, así que cambié el siguiente CÓDIGO a:
Señal
Contador
:
Entero
:=
0;
proceso(clk,
restablecer)
comenzar
si
reset
=
'1'
entonces
ave1
<=
0;
contador
<=
0;
contador p>
elsif
rising_edge(clk)
entonces
si
contador
=
luego
ave1
<=
a;
contador
<=
contador
+
1;
elsif
contador
=
1
o
contador
contador.p>=
2
entonces
ave1
<=
ave1
+
a;
contador
<=
contador
+
1;
elsif
contador
=
4
luego
ave1
<=
( ave1+a)/4;
contador
<=
contador
+
1;
else
ave1
<=
ave1;
fin
si ;
fin
si;
ave
<
ave1;
finalizar
proceso;
Espero que esto ayude
Recuerde una serie de declaraciones de espera
No utilice no -código de prueba.