¿Cómo convierte XDMA la interfaz del bus local?

USB requiere una PHY externa para interactuar con la FPGA y requiere que se transfiera Ethernet a TCP para garantizar que no se pierdan datos; PCI ocupa más pines y tiene un ancho de banda limitado, por lo que se está utilizando. eliminado gradualmente; SATA Se centra en el almacenamiento y tiene muchas restricciones de protocolo; en algunas situaciones se utiliza RapidIO, pero la estructura puede ser una estructura Full Mesh, pero su desarrollo ha sido lento en los últimos años. RapidIO se utiliza en algunas situaciones y su estructura puede ser una estructura de malla completa, pero su desarrollo ha sido relativamente lento en los últimos años.

PCIe tiene las siguientes ventajas:

A. Los FPGA actuales de alto ancho de banda incluyen PCIe Gen3 x16 o PCIe Gen4 x8, con velocidades de enlace de hasta 128 Gbps;

B. El FPGA está conectado directamente y no requiere una PHY externa;

C. A través de dos niveles CRC y el mecanismo de retransmisión garantizan una transmisión de datos sin errores;

D.

D. Ecosistema de software rico, admite de forma nativa múltiples sistemas y puede completar datos a través de una interacción de controladores simple. ;

E. El número de protocolos de capa superior PCIe está aumentando gradualmente. Por ejemplo, NVMe es un protocolo de capa superior basado en PCIe;

Xilinx se ha comprometido con él desde entonces. la serie V4 hace 15 años. Las soluciones PCIe proporcionan numerosas soluciones a nivel de código de aplicación, lo que permite a los usuarios centrarse fácilmente en sus aplicaciones. Al principio, Xilinx proporcionaba notas de aplicación como XAPP859 y XAPP1052, que establecían la transmisión de datos bidireccional básica. En ese momento, algunas empresas de terceros como PLDA y NwLogic también lanzaron soluciones de transmisión PCIe para Xilinx FPGA.