Análisis de problemas de computadora que se reinicia y apaga automáticamente
Categoría: Computadora/Red gt; Sistema operativo/fallo del sistema
Descripción del problema:
Análisis de fallas del equipo que se reinicia y apaga automáticamente
Análisis:
SB: Puente Sur NB: Puente Norte CPU: Unidad Central de Procesamiento RTC: Reloj de Tiempo Real R: Resistencia (RP, RN) F: Seguro
C : Condensador L: Inductor Q: Transistor D: Diodo U o V: chip IC
Circuito de puerta: (consulte la página 30) circuito digital, circuito lógico. (En la placa base, está relacionado principalmente con el disparador de energía y el circuito de reinicio. 244 y 245 son buffers). La llamada lógica se refiere a una cierta regularidad o una determinada relación causal.
0 significa que algo no sucede o no se cumplen las condiciones (0~1V).
1 significa que algo sucedió o se cumplen las condiciones (3~5V).
Los circuitos que pueden completar operaciones lógicas son los circuitos lógicos o circuitos digitales.
Puerta NOT: Y=A OR puerta: Y=A+B AND puerta: Y=A·B Puerta NOR: Y=A+B Puerta NAND: Y=A·B Puerta XOR: Y=A ·B+A· B AND
7400 7403 7431
Chip especial
Chip de control de temperatura:
1. LM 75 76 78 79
LM 75 es responsable de la temperatura de la CPU
LM 75 es responsable del voltaje, la velocidad del ventilador de la CPU y la temperatura de la placa base.
2. S: S5597/5595, función de control de temperatura de velocidad interna.
3. Serie WINBOLD: chip de monitoreo de temperatura 83781B
Chip de monitoreo de temperatura 83782B
El chip de monitoreo de temperatura 83783B admite chip 6MA33/66
4. Chips compatibles con DMAG/33, tecnología--BX-2000
PROMISE PPC20262 admite PMA66.
5. Chips antifalsificación: las series ASUS son en su mayoría: AS9912F, etc.
*Velocidad del puerto serie SP Dos zócalos de CPU (SOKET) y ranura (SLOT) Compruebe el grado de la placa base en función del zócalo y la ranura de la CPU SOKET3 486 SOKET4 586 PENTINMU60 /66 dos tipos de CPU 586 p> SOKET5 586 admite P54, K5, CYRIX6X86 SOKET7 586 admite totalmente P54, P55 (MMX) SOKET8 686 solo puede instalar CPU tipo PENTIUM PRO SLOT PⅡ SOKET370 PⅢ SLOT A admite K7 y admite CPU de clase AMD SOKETA (462): K7 admite CPU de clase AMD SOCKET 423 SOCKET 478 Tres chipsets de placa base El grado de la placa base depende del chipset p> 430LX admite PENTIUM 430NX admite PENTIUM 430FX admite chipset P54, controlador de memoria norte y sur (doble chip) 430HX admite P54amp ; CPU tipo P55 (chipset, chip dual) Northbridge: paquete BGA 430UX admite P54amp, optimiza y agiliza multimedia (MMX) basado en HX. 430TX es totalmente compatible con CPU PENTIUM, MMX y P54. 440FX admite PENTIUM, PRO (SOKET8) 440LX admite CELERON, CPU de clase PⅡ no más de 350 440BX admite CPU de clase CELERON, PⅡ, PⅢ, estable, más rápido. Soporta 100 FSB. SOKET370 PIII soporta CELERON I, CELERON II, PIII SOKET423 soporta P4 SOKET478 soporta P4 440EX es una versión simplificada de LX Dirigido principalmente al mercado de gama baja, apoyando a CELERON. 810E integra una tarjeta gráfica Intel 724 y una tarjeta de sonido AC97, admite principalmente la generación CELERONⅠ, CELERONⅡ, PⅢ, etc., admite 100 FSB y puede superar los 133 FSB. 815E integra tarjeta gráfica intel724 y tarjeta de sonido AC97, admite principalmente la generación CELERONⅠ, CELERONⅡ, PⅢ, etc., admite 133 FSB, que puede superar los 150 FSB. 815EP integra una tarjeta de sonido AC97, admite principalmente la generación CELERONⅠ, CELERONⅡ, PⅢ, etc., admite 133 FSB, que puede superar los 150 FSB. i845 e i850 admiten P4. Algunos indicadores de rendimiento del chipset Arquitectura de CPU del chipset FSB estándar Chip Northbridge Paquete Northbridge Chip Southbridge Paquete Southbridge Memoria máx. INTEL440LXSLOT 1, SOCKET37066MHZ82443LX492PIN82371AB324PIN512MB INTEL440BXSLOT 1, SOCKET370100MHZ82443LX492PIN82371EB324PIN1GB INTEL440EXSL OT 1, 6MHZ82443LX492PIN82371AB324PIN256MB INTEL440ZXSLOT 1, SOCKET370100MHZ82443ZX492PIN82371EB324PIN256MB INTEL440ZX -66SLOT 1, SOCKET37066MHZ82443ZX-66492PIN82371EB324PIN256MB INTEL440GXSLOT 1, SLOT2100MHZ82443GX492PIN82371EB324PIN256MB INTEL810SLOT 1. 28, 108, 280, 182, 802512MB INTEL815EPSOCKET370133MHZ82815E, 82801BA1GB INTEL820SLOT 1133MHZ1GB INTEL845423, 478400MHZ************GB INTEL850423, 4784008285082801RDRAM2GB VIA VP3SOCKET775MHZ82C597456PINVT82C58 PINPQEP1GB VIA MVP3SOCKET7100MHZ82C598476PINVT82C586208PINPQEP1GB VIA MVP4SOCKET7100MHZ82C501492PINVT82C686352BGA768MB VIA PRO SLOT 1, SOCKET370100MHZ82C691 2PINVT82C596324BGA1GB VIA PRO PLUSRANURA 1, ENCHUFE370100MHZ82C693492PINVT82C596A324BGA1GB VIA PRO 133SLOT 1, SOCKET370133MHZ82C693A492PINVT82C596B324BGA1GB VIA PRO 133ASLOT 1, SOCKET370133MHZ82C694502PINVT82C596B324BGA1GB VIAAPOLLO266SOKET A 266 MHZVT8366VT82332GB SIS 5591SOCKET7100MHZSIS5591553PINSIS5595208PINPQEP768MB SIS 530SOCKET7100MHZSIS530576PINSIS5595208PINPQEP1.5MB SIS540SOCKET7 100MHZSIS540SIS540 chip único 1.5MB SIS5600SLOT 1100MHZSIS5600487PINSIS5595208PINPQEP1.5MB SIS620SLOT 1, SOCKET370100MHZSIS620SIS5595208PINPQEP1.5MB 0SLOT 133MHZSIS630SIS630 chip único 1,5 MB ALI ALADDIN VSOCKET7100MHZM1541456PINM1543328BGA1GB ALI ALADDINPRO 3SLOT 1100MHZM1621476PINM1543328BGA1GB ALI -P4478266MHZM1671 M1535DDDRRAM2GB - Clasificación de los cuatro buses: La posición del bus u con respecto a la CPU u otros chips se puede dividir en 1) Bus interno: Dentro de la CPU, entre los registros y los componentes aritméticos y lógicos ALU y un bus utilizado para transferir datos entre componentes de control. 2) Bus externo: se refiere a la ruta de comunicación entre la CPU y la memoria RAM, ROM y las interfaces del dispositivo de entrada/salida. u se puede dividir según la función del bus: 1) Bus de direcciones: el bus de direcciones se utiliza para transmitir información de direcciones 2) Bus de datos: datos El bus se utiliza para transmitir información de datos 3) Bus de control: el bus de control se utiliza para transmitir varias señales de control El bus de la computadora se divide principalmente según su función 1) Bus del sistema: estándar ISA (AT), MCA, EISA, VESA, PCI, AGP 2) Bus local: bus PCI VESA Local Bus Determina el rendimiento del bus. Los principales son la frecuencia del reloj del bus y el ancho del bus. Su fórmula de cálculo es: Tasa de transmisión = frecuencia del reloj del bus X ancho del bus/8. Tipo de bus Bus ISA Bus PCI Interfaz AGP Longitud de palabra (bits) 1632/6464 Ancho de banda máximo (bits) 166464 Frecuencia de reloj máxima MHz83366 Velocidad máxima de transferencia de datos en estado estable MB/s************ Con capacidad de carga (Taiwán ) ) gt; 12101 Capacidad multitarea YYN ¿Es independiente del microprocesador YN Diagrama de arquitectura de la placa base 2 (placa base P2.P3.P4) BUS HOST BUS PCI BUS ISA Bus ISA: Es un bus de sistema de 16 bits. La ranura tiene 98 pines y líneas de datos hay 16, hay 27 líneas de dirección y el resto son líneas de señal de control, líneas de tierra, líneas eléctricas y relojes. Su frecuencia de funcionamiento es de 8 MHz y la velocidad de transferencia de datos es de 16 MB/s. Bus ISA (vista superior) B A GND1-I/O CH CK Restablecer drv2SD7 5v DC3SD6 IRQ94SD5 -5V DC5SD4 DRQ26SD3 -12V DC7SD2 OWS8SD1 12V DC9SD0 GND10-I/O CH RDY -SMEMW11AEN -SMEMR12SA19 -IOW13SA18 -IOR14SA17 -DACK315SA16 DRQ316SA15 -DACK117SA14 DRQ118SA13 -Refresh19SA12 SCLK20SA11 IRQ721SA10 IRQ622SA9 IRQ523SA8 IRQ424SA7 IRQ325SA6 -DACK226SA5 T/C27SA4 BALE28SA3 5V DC29SA2 p > OSC30SA1 GND31SA0 Observaciones: 1.Reset: Restablecer, bajo → alto → bajo en el momento del encendido. 2.IRQ: Señal de solicitud de interrupción 3.DRQ: Señal de solicitud DMA 4.OWS: Señal de estado de espera cero 5.SMEMW: Comando de escritura en memoria. 6.SMEMR: Comando de lectura de memoria. 7.IOW: Comando de escritura de E/S 8.IOR: Comando de lectura de E/S 9.DACK: Señal de respuesta DMA 10.Refresh: pulso de actualización 11.SLCK: reloj del sistema 12.T/C: señal de fin de conteo 13.BALE: Sistema señal de activación del pestillo de dirección 14.OSC: reloj básico 15.IO CH CK: verificación del canal de E/S 16.IO CHRDY canal de E/S listo 17.AEN: Pulso de habilitación de dirección 18.I/O CS16: Señal de selección de chip de 16 bits de E/S 19.Master: Maestro señal de control D C -MEM CS1SBHE -I/O CS162LA23 IRQ103LA22 IRQ114LA21 IRQ125LA20 IRQ156LA19 IRQ147LA18 -DACK08LA17 DRQ09-MEM R - DACK510-MEM con DRQ511SD08 -DACK612SD09 DRQ613SD10 -DACK714SD11 DRQ715SD12 5V DC16SD13 -Master17SD14 GND18SD15 20: SBHE: Señal de habilitación de byte alto 21: MEM R : Memoria señal de lectura 22: MEM W: señal de escritura de memoria 23: SD7-SD0: 8 líneas de bus de datos de bits bajos SD3 van al chip de E/S Contactos SD2 Bios <; /p> 24: LA23-LA17: 7 buses de direcciones de orden superior 25: SA19-SA0: 20 buses de direcciones de orden inferior (SA16-SA0 están en el BIOS) 26: SD08-SD15: 8 buses de datos de alto bit Bus PCI: Es un bus de 32 bits y se puede ampliar a 64 bits, con 124 pines (en realidad, las 4 tarjetas de posicionamiento eliminadas tienen 120 pines), hay 32 líneas AD, la frecuencia de funcionamiento es 33 MHZ/66 MHZ y la velocidad de transmisión máxima es 133 MB/S. Ancho de bus 32 bits (5V) 64 bits 3,3V. Vista inferior del bus PCI (32 bits) Nombre nombre de señal nombre de señal PinSide A1RSide A2RSide B1RSide B2R 1TRST#352 12V535 -12V∞TCK0 2TMS∞TD1350Ground0TDO∞ 3 5V352INTA#526 5V351 5V350 4INTC#528 5V350INTB#526INTD #526 5Reservado543 5V351PRSNT1 #∞Reservado∞ 6Reservado∞Tierra0PRSNT2 #∞Tierra0 7Tierra0Reservado∞Tierra0Reservado∞ 8Reset#477 5V351Tierra0CLK734 9GNT # 500Tierra0Tierra0REQ #473 10Reservado1955AD(30)477 5V350AD(31)477 11 3.3V∞AD(28)477AD(29)477Tierra0 12AD( 26 )477Tierra0AD(27477AD(25)477 13AD(24)476IDSEL593 3.3V∞C/BE #(3)486 14 3.3V∞AD(22)477AD(23 ) 477Tierra0 15AD(20)477Tierra0AD(21)477AD(19)477 16AD(18)460AD(16)477 3.3V∞AD(17)477 17 3.3V∞FRAME#477C/BE #(2)484Ground0 18Ground0TRDY #477IRDY #477TRDY #∞ 19Ground0STOP #477DEVSEL #484Ground0 20 3.3V∞SDONE1669LOCK #497PERR #1666 21SBO #1667Ground0 3.3V∞SERR #472 22PAR476AD(15)477 3.3V∞C/BE #(1)485 p > 23 3.3V∞AD(13)477AD(14)477Tierra0 24AD(11)477Tierra0AD(12)477AD(10)477 25AD(09)477 Tarjeta de posicionamiento Tarjeta de posicionamiento Ground0 26 tarjeta de posicionamiento C/BE #(0)485 tarjeta de posicionamiento AD(08)477 27 3.3V∞AD(06)477AD(07)477 3,3 V∞ 28AD(04)477Tierra0AD(O5)477AD(03)477 29AD(02)477AD(00)477Tierra0AD(01)477 30 5V350REQ 64#1880 5V350ACK 64#∞ 31 5V351 5V352 5V350 5V350 Nota: 1. "#" significa que el nivel bajo es válido. 2. Reservada es una línea reservada. 3. La tierra es la tierra. 4. La línea AD es una línea compuesta de dirección de datos. Bus AGP: El puerto de aceleración de gráficos está conectado directamente al North Bridge, lo que permite que el procesador gráfico se conecte directamente a la memoria principal del sistema para aumentar la velocidad de transmisión. Se puede llamar directamente cuando la memoria de video es insuficiente. La memoria principal alcanza AGP 1X 266 MB/S, AGP 2X 533 MB/S, AGP 4X 1066 MB/S y AGP 8X 2132 MB/S respectivamente. Puede entenderse como PCI de alta velocidad durante el mantenimiento del bus. El pin 4 de A2 es RST El pin 4 de B2 es CLK AD Hay 32 VCC=3.3V, VDD=1.5V Vista inferior de AGP PinA1RA2RB1RB2R p> 1TYFEDT#12v5VOVRCNT# 2USBGO-AGP8XUSB 5V 3INTI#GNDINTB#GND 4GNTRST#REQCLK 5ST1VCC3 .3ST0VCC3.3 6RESERVEDMB-AGP8XRBFST2 7WBFGNDRESERVEDGND 8VCC3.3SBA1#VCC3.3SBA0# 9SB-STBSSBA3# SB- STBFSBA2# 10SBA5GNDSBA4#GND 11SBA7#SBA6# 12 13AD30AD31 14VCC3. 3AD29 15AD24AD26AD25AD27 16AD-STBS1GNDAD-STF1GND 17VDDQ1.5BE3VDDQ1.5AD23 18AD20AD22AD19AD21 19AD18GNDAD17GND 20VDDQ1.5AD16VDDQ1.5C#/BE2 21KEYFRAME#KEYIRDY# 22KEYKEYKEYKEY 23TRDY#KEYDEVSEL#KEY 24PME#STOP#PERR#VDDQ1.5 25PARGNDSERRGND 26VDDQ1.5AD15VDDQ1.5C#/BE1 27AD11AD13AD12AD14 28AD9GNDAD10GND 29BDDQ1.5BEOVDDQ1.5AD8 30AD6AD-STBSOAD7AD\STBFO 31AD4GNDAD5GND 32VDD1.5AD2VDDQ1.5AD3 33AGPvrefgcAD0AGPvrefgcAD1 Señales clave de AGP: similar a PCI, pero con diferentes relojes Las señales principales provienen del reinicio de Northbridge y de la conexión paralela PCI Bus USB:
Bus IEEE 1394:
Es un estándar de interfaz serie, también conocido como FireWire. Se utiliza principalmente en ordenadores portátiles. Utiliza un método en "cascada" para conectar varios dispositivos externos. Conecta 63 dispositivos y es capaz de proporcionar energía a los dispositivos conectados.
Bus IDE:
La interfaz tiene ATA33/66/100, la velocidad de transmisión puede alcanzar 33MB/S, 66 MB/S, 100 MB/S respectivamente. Está conectado principalmente. a discos duros, unidades ópticas, etc.
Bus SCSI:
Es muy utilizado en discos duros/unidades ópticas/ZIP/escáneres/impresoras/CDRW y otros dispositivos. No lo es. restringido por IRQ y admite tareas múltiples. En funcionamiento, el bus SCSI más rápido tiene 160 MB/S.
Bus AMR:
El nombre completo de la ranura del bus AMR es AUDIO/MODEM RISER efecto de sonido/ranura de módem, que se utiliza para insertar tarjetas de sonido estándar AMR y tarjetas MODEM. Lata estándar Las funciones de audio y módem del software se pueden implementar a través de su decodificador adicional, tarjeta enchufable AMR con canal AC-LINK y controlador principal AC'97 (AUDIO CODEC'97, Audio Multi-frequency Multimedia Digital Signal Codec Equipment 1997 Standard) o placa base conectada.
Además de AMR, aparecen ranuras CNR y NCR en algunas placas base nuevas. CNRJ es un estándar técnico utilizado para reemplazar AMR. Expande el AC97/MODEM compatible con AMR para admitir 1 MB/S. /100M Ethernet proporciona dos interfaces USB; la introducción de CNR ha ampliado las funciones de la aplicación de red, pero su mayor inconveniente es que es incompatible con AMR, mientras que NCR es un estándar de interfaz de comunicación de red lanzado por fabricantes como AMD y VIA, NCR utiliza un Ranura PCI inversa, sus características son similares a las CNR, pero es completamente incompatible con las tarjetas AMR.
Tabla de velocidad de transmisión máxima del bus principal externo
Puerto serie 115KB-230KB/S
Puerto paralelo 1MB/S
EPP/ECP puerto paralelo 3MB/S
USB1.11.5MB/S
USB2.060MB/S
IEEE139450MB/S
IDE3.3 -16. 7MB/S
ULTRA ATA33/66/10033/66/100MB/S
ULTRA/ULTRA2 SCSI40/80MB/S
ULTRA160 SCSI160MB/ S
p>Pines DIMM de 0,168 líneas (vista inferior)
Nombre de señal del pin R Nombre de señal R Nombre de señal Nombre de señal R
1GND0D32492GNDD0
2D33492D34492D1D2
3D35492VCC263D3VCC
4D36492D37492D4D5
5D38492D39492D6D7
1D40492GNDD8GND
2D41492D 42492D9D10
3D43492D44492D11D12
4D45492VCC263D13VCC
5D46492D47492D14D15
6CB4492CB5491CB0CB1
7GND002NC1GNDNC
3NCVCC
9CAS496DQ M4507/WEDQM0
10DQM5504CS1498DQM1CS0
11RAS496GND002D/CGND
12A1495A3495A0A2
13A5495A7495A4A6
95BA0495A8A10/AP< / p>
15A11495VCC263BA1VCC
1CLK1672A12494VCCCLK0
2GND002CKE01865GNDDC
3CS3497DQM6501CS2DQM2
4DQM7504GND002DQM3DC
5VCC263NC1VCCNC
6NC1CB6490NCCB2
7CB7490GND002CB3GND
8D48490D49490D16D17
9D50490D51490D18D19
10VCC263D52490VCCD20
1NCVREF
1 2NC1GND002CKE1GND
13D53490D54490D21D22
14D55490GND002D23GND
15D56490D57490D24D25
16D58490D59490D26D27
17VCC263D6049 0VCCD28
18D61490D62490D29D30
19D63490GND002D31GND
20CLK3673NC1CLK2NC
21SA0002S
A1002NCCDA
22SA2002VCC263SCLVCC
Nota: Señales clave: 64 líneas de datos 16 líneas de dirección 4 relojes 2 chips seleccionados 2 filas y columnas estroboscópicas 3. Fuente de alimentación de 3 V CS es el chip seleccionado CLK es el El VCC del reloj es 3. 3V NC es el pin vacío, GND es el estroboscópico de la fila CAS de tierra, el estroboscópico de la columna RAS