Brazo de montaje integrado: mcr p15, 0, r0, c7, c10, 4\n ¿Qué significa?

Esta declaración es un comando de coprocesamiento para ARM. No especificó el modelo de ARM específico, por lo que no puede conocer el efecto de esta declaración.

MCR p15, 0, lt; Rdgt;, c7, c10, 4; Operación de barrera de sincronización de datos.

Consulte el manual oficial del kernel:

Esta instrucción actúa como una barrera de memoria explícita. Esta instrucción se ejecuta después de que se hayan completado todas las transacciones de memoria explícitas. Esta instrucción se ejecuta después de completar todas las

transacciones de memoria explícitas

que ocurrieron en el orden del programa antes de esta instrucción. Cualquier instrucción que ocurra en el orden del programa después de esta instrucción no se ejecutará hasta que se complete esta instrucción.

Por lo tanto, las transacciones de memoria explícitas que ocurren en el orden del programa después de esta instrucción no se iniciarán hasta que se complete esta instrucción.

Por lo tanto, las transacciones de memoria explícitas que ocurren en el orden del programa después de esta instrucción no se iniciarán hasta que esta instrucción

se complete.

Se puede utilizar en lugar de memoria fuertemente ordenada cuando es necesario controlar el tiempo de almacenamientos específicos

en el sistema de memoria. Por ejemplo, cuando la ubicación de validación de almacenamiento para interrupción

debe ser controlada por el sistema de memoria.

La confirmación de la posición debe completarse antes de habilitar las interrupciones.

Las operaciones de barrera de sincronización de datos se pueden realizar en modos operativos privilegiados y

de usuario.