Red de conocimiento informático - Conocimiento informático - Como se muestra en la imagen: ¿Este problema de activación RS de programación del PLC Siemens?

Como se muestra en la imagen: ¿Este problema de activación RS de programación del PLC Siemens?

Descripción del área de almacenamiento del tipo de datos de parámetro

BOOL I, Q, M, L, D Establecer o restablecer bit

S BOOL I, Q , M, L, D Habilitar comando de reinicio

R BOOL I, Q, M, L, D Habilitar comando de reinicio

Q BOOL I, Q, M, L, D Estado de la señal

Descripción

Si el estado de la señal de la entrada R es "1" y el estado de la señal de la entrada S es "0", el RS se reinicia (establezca el tipo de prioridad RS doble flip-flop de estado estable). De lo contrario, si el estado de la señal en la entrada R es "0" y el estado de la señal en la entrada S es "1", el flip-flop está configurado. Si el estado RLO de ambas entradas es "1", el orden en que se ejecutan las instrucciones es lo más importante. El flip-flop RS primero ejecuta una instrucción de reinicio en la especificada y luego ejecuta una instrucción de configuración para que la dirección permanezca configurada durante el resto del escaneo del programa.

Las instrucciones S (set) y R (reset) se ejecutarán sólo cuando RLO sea "1". Estas instrucciones no se ven afectadas por RLO "0" y la dirección especificada en la instrucción permanece sin cambios.

Dependencia de MCR (Relé de control maestro)

La dependencia de MCR solo se activa cuando el flip-flop RS se coloca dentro de la zona activa de MCR. Dentro de la zona MCR activa, si el MCR está encendido, el bit de direccionamiento se restablece a "0" o se establece en "1" como se describe anteriormente. Si el MCR está en estado abierto, el estado actual de la dirección especificada permanece sin cambios independientemente del estado de entrada.

Palabra de estado

I0.0--R I0.1--S Q--Q1.0

Si el estado de la señal del terminal de entrada I0. 0 es "1" y el estado de señal de I0.1 es "0", entonces el bit de memoria M0.0 se establece y la salida Q4.0 será "0". De lo contrario, si el estado de señal en la entrada I0.0 es "0" y el estado de señal en I0.1 es "1", el bit de memoria M0.0 se reinicia y la salida Q1.0 será "1". Si ambos estados de señal son "0", nada cambia. Si el estado de ambas señales es "1", las instrucciones de configuración se ejecutarán debido a la secuencia de configuración M0.0, Q1.0 será "1".

Si la instancia está dentro de una zona MCR activa:

Cuando MCR está activado, Q1.0 se restablecerá o configurará como se describe anteriormente.

Cuando MCR está apagado, Q1.0 permanece sin cambios independientemente del estado de la entrada.