Traducción al inglés de artículos de ingeniería electrónica (filtro) 100 puntos

Este diseño utiliza la rápida velocidad de computación de la arquitectura paralela FPGA y la confiabilidad de la interfaz USB2.0 de alta velocidad para diseñar una computadora FPGA USB2.0. El sistema de filtrado digital FIR combina orgánicamente la velocidad de computación de FPGA y la flexibilidad de la computadora a través del bus USB2.0. El diagrama de bloques combinado se muestra en la Figura 3. Por un lado, la computadora transmite los parámetros de configuración calculados al FPGA inferior a través del bus USB2.0 para lograr diferentes ventanas y diferentes cortes. Por otro lado, se utiliza un convertidor A/D de 10 bits para la conversión de señal, la señal digital se ingresa en el dispositivo FPGA y el filtrado FIR se realiza en el dispositivo FPGA. La frecuencia de filtrado se muestra en la Figura 3. Por otro lado, se utiliza un convertidor A/D de 10 bits para la conversión de señal, la señal digital se ingresa al dispositivo FPGA, el filtrado FIR se realiza en el dispositivo FPGA y los datos filtrados se transmiten al operador de la máquina a través de el bus USB2.0.

2. 1 módulo convertidor A/D

La función principal del módulo convertidor A/D es digitalizar señales analógicas y luego ingresarlas en la FPGA para el procesamiento de señales digitales. La estructura del módulo convertidor A/D se muestra en la Figura 4. La primera señal analógica es la primera señal analógica y luego la segunda señal analógica es la primera señal analógica. 4. Primero realice el acondicionamiento de la señal en la señal analógica y luego convierta el acondicionamiento de la señal en una señal digital bajo el control del convertidor A/D en el FPGA. El módulo que alimenta el chip primero realiza el acondicionamiento de la señal en la señal analógica. luego realiza el acondicionamiento de la señal en el convertidor A/D en la FPGA. El acondicionamiento de la señal se convierte en una señal digital bajo el control del convertidor /D, y el módulo de potencia proporciona energía de 5 V y 3,3 V al chip.

2.1.1 Circuito de acondicionamiento de señal

El sistema utiliza la señal pico a pico de la señal de entrada analógica del chip de conversión A/D para el acondicionamiento de la señal. El voltaje pico a pico de la señal de entrada analógica del chip de conversión A/D utilizado en el sistema es de 2 V. Para algunos casos en los que el rango de la señal analógica de salida no cumple con los requisitos del chip de conversión A/D, en para ampliar el rango de aplicación del sistema. El acondicionamiento es la amplificación, almacenamiento en búfer o calibración del rango de la señal analógica. El acondicionamiento es la amplificación, almacenamiento en búfer o calibración de una señal analógica para hacerla adecuada para una entrada de convertidor analógico a digital (ADC). La clave es elegir el amplificador operacional.

Diseñe un circuito de acondicionamiento de señal para dos circuitos seguidores de voltaje utilizando el amplificador de retroalimentación de voltaje de baja potencia AD8052. Acondicionamiento de señales El circuito de acondicionamiento de señales se muestra en la Figura 5. Rango de voltaje de entrada del amplificador -0,2 V ~ 4 V. Voltaje de 8 pines, funciona correctamente con un único suministro de 5 V. En términos de señales, de acuerdo con la conexión del circuito en la figura, el rango de voltaje de salida de la señal AD Sigin puede hacer que el chip de conversión A/D funcione normalmente.

2.1.2Circuito de conversión A/D

El circuito de conversión A/D recoge las señales analógicas introducidas al sistema según el período de muestreo preseleccionado. Teniendo en cuenta la necesidad de flexibilidad del sistema y futuras actualizaciones, al diseñar el chip de conversión A/D, utilice un chip con una precisión de 10 bits y una frecuencia de muestreo tan baja como 20 kHz, y utilice la cantidad de canales del sistema.

AD9203 es un chip de conversión A/D de alta velocidad, bajo voltaje y pago por AD. Tiene una precisión estable y confiable en todo el ancho de banda de muestreo, manteniendo siempre una precisión de 10 bits a una frecuencia de muestreo de 40 MHz, el número efectivo de bits aún alcanza 9,55, la no linealidad diferencial es ± 0,25 LSB y la relación señal-ruido; y la distorsión se mantiene en torno a los 59 dB. AD9203 tiene más voltaje de funcionamiento El voltaje de funcionamiento del AD9203 es más flexible, lo que permite cambios en el rango de 2,7 V ~ 3,6 V, lo que es especialmente adecuado para que dispositivos portátiles funcionen a bajo voltaje y a alta velocidad. El circuito A/D se muestra en la Figura 6.

La señal analógica ADSigin se ingresa desde 25 pies y se ingresa desde 15 pies después de ser convertida por el reloj ADCLK proporcionado por la FPGA. Las señales digitales convertidas de 10 bits ADD0 ~ ADD9 se ingresan desde 15 pies después de ser convertidas por el reloj ADCLK. proporcionado por la FPGA. Las señales ADD0 ~ ADD9 se envían desde 3 ~ 12 pies a la FPGA, donde se realiza el procesamiento de señales digitales.

2.2 Circuito de alimentación

Dado que el voltaje de la fuente de alimentación externa es de 5 V, el voltaje de la fuente de alimentación de la FPGA no excede el estándar. El voltaje de la fuente de alimentación es de 5 V y el voltaje de funcionamiento del chip de conversión A/D AD9203 es el mismo que el voltaje de funcionamiento de E/S de FPGA de 3,3 V, por lo que el chip de conversión de voltaje en el diseño utiliza LT1587CM-3.3 y el circuito La conexión se muestra en la Figura 7. En el diseño, se agrega un fusible de 2 Amax al circuito para evitar que una corriente excesiva queme el circuito.

2.3 Diseño del módulo FPGA

El módulo FPGA es el núcleo del sistema de filtrado y transporta todos los componentes del filtro. El módulo FPGA es el núcleo del sistema de filtro y lleva todas las partes del circuito digital del filtro. Durante el proceso de diseño, se enfatiza e implementa el concepto de sistema en chip en la plataforma FPGA. Durante el proceso de diseño, se enfatiza el concepto de sistema en chip y toda la lógica digital requerida en el sistema se implementa en la FPGA. plataforma, incluidos sumadores, multiplicadores, buffers, PLL (Phase Locked Loop, PLL), lógica de interfaz USB. Permite que el número de piezas del sistema sea totalmente programable y ajustable, y solo necesita actualizar el programa FPGA según las necesidades, lo cual es altamente adaptable y flexible.