¿Core 2 admite doble canal?
Parece que no entiendes nada. No comprende qué es el doble canal, qué es FSB y no comprende la tecnología de memoria DDR2. Déjame explicártelo primero. Si aún no lo entiendes, puedes continuar preguntándome.
Espero que puedas leerlo con paciencia.
Un bus es un conjunto de líneas de transmisión que transmiten información desde uno o más componentes de origen a uno o más componentes de destino. En términos sencillos, es una conexión común entre múltiples componentes, que se utiliza para transferir información entre varios componentes. La gente suele utilizar MHz para describir la frecuencia del autobús. Hay muchos tipos de autobuses. El nombre en inglés del autobús frontal es Front Side Bus, normalmente representado por FSB. Es el bus que conecta la CPU y el chip Northbridge. La frecuencia del bus frontal de la computadora está determinada por la CPU y el chip Northbridge.
El chip Northbridge es responsable de contactar con los componentes con mayor rendimiento de datos, como la memoria y las tarjetas gráficas, y está conectado al chip Southbridge. La CPU está conectada al chip Northbridge a través del bus frontal (FSB) y luego intercambia datos con la memoria y la tarjeta gráfica a través del chip Northbridge. El bus frontal es el canal más importante para que la CPU intercambie datos con el mundo exterior. Por lo tanto, la capacidad de transmisión de datos del bus frontal juega un papel importante en el rendimiento general de la computadora. Sin un bus frontal rápido, no importa cuán potente sea la CPU, no puede aumentar significativamente la velocidad general de la computadora. El ancho de banda máximo de transmisión de datos depende del ancho de todos los datos transmitidos simultáneamente y de la frecuencia de transmisión, es decir, ancho de banda de datos = (frecuencia del bus × ancho de bits de datos) ÷ 8. Actualmente, las frecuencias del bus frontal que se pueden implementar en una PC son 266MHz, 333MHz, 400MHz, 533MHz y 800MHz. Cuanto mayor sea la frecuencia del bus frontal, mayor será la capacidad de transmisión de datos entre la CPU y el chip Northbridge, y las funciones de la CPU podrán utilizarse mejor. En la actualidad, la tecnología de CPU se está desarrollando rápidamente y la velocidad de computación está aumentando rápidamente. Un bus frontal lo suficientemente grande puede garantizar que se suministren suficientes datos a la CPU, mientras que un bus frontal bajo no podrá suministrar suficientes datos a la CPU, limitando así el rendimiento de la CPU y convirtiéndose en un cuello de botella del sistema.
La diferencia entre la frecuencia externa y la frecuencia del bus frontal: la velocidad del bus frontal se refiere a la velocidad del bus entre la CPU y el chip North Bridge y, más esencialmente, representa la velocidad de transmisión de datos. entre la CPU y el mundo exterior. El concepto de FSB se basa en la velocidad de oscilación de las señales de pulso digitales, es decir, un FSB de 100 MHz significa que la señal de pulso digital oscila 100 millones de veces por segundo, lo que tiene un mayor impacto en la frecuencia de buses como PCI. La razón por la que los dos conceptos de bus frontal y FSB se confunden fácilmente es porque durante mucho tiempo (principalmente antes y justo después de la aparición del Pentium 4), la frecuencia del bus frontal y FSB eran las mismas, por lo que A menudo se les llamaba directamente FSB y eventualmente llevaron a tales malentendidos. Con el desarrollo de la tecnología informática, la gente descubrió que la frecuencia del bus frontal debe ser mayor que la frecuencia externa, por lo que se utiliza la tecnología QDR (velocidad de datos cuádruple, cuatro veces la velocidad de datos) u otras tecnologías similares para lograr este objetivo. Los principios de estas tecnologías son similares a los 2X o 4X de AGP, que hacen que la frecuencia del bus frontal sea 2, 4 o incluso mayor que la frecuencia externa. Desde entonces, la gente ha comenzado a prestar atención a la diferencia entre las frecuencias del bus frontal y las externas. Además, HyperTransport de AMD64 es especial en el bus frontal.
HyperTransport
HyperTransport fue originalmente una tecnología de bus propuesta por AMD en 1999. Con el lanzamiento y la promoción de la plataforma AMD de 64 bits, HyperTransport se utiliza cada vez más y es cada vez más conocido.
HyperTransport es una tecnología de bus de extremo a extremo diseñada para la interconexión de circuitos integrados en placas base, proporcionando una mayor transferencia de datos entre controladores de memoria, controladores de disco y controladores de bus PCI de ancho de banda. HyperTransport funciona como DDR, equivalente a una frecuencia de transmisión de 800MHz a una frecuencia operativa de 400MHz.
Además, HyperTransport simula dos enlaces de datos independientes en el mismo bus para la transmisión de datos bidireccional punto a punto, por lo que la velocidad de transmisión máxima teórica puede considerarse el doble, con funciones de conexión en serie de alta velocidad de 4, 8, 16 y Ancho de banda de 32 bits. A 400 MHz, el ancho de banda del bus es de 0,8 GB/s en modo bidireccional de 4 bits y 1,6 GB/s en modo bidireccional de 8 bits. A 800 MHz, el ancho de banda del bus es de 3,2 GB/s en modo bidireccional de 8 bits, 6,4 GB/s en modo bidireccional de 16 bits y 12,8 GB/s en modo bidireccional de 32 bits. Tomando como ejemplo el modo bidireccional de 4 bits de 400 MHz, el método de cálculo del ancho de banda es 400 MHz × 2 × 2 × 4 bits ÷ 8 = 0,8 GB/s.
Otra característica de HyperTransport es que cuando el ancho de bits de los datos no es de 32 bits, los datos se pueden transmitir en lotes para lograr el mismo efecto que con 32 bits. Por ejemplo, los datos de 16 bits se pueden transmitir en dos lotes y los datos de 8 bits se pueden transmitir en cuatro lotes. Este método de transmisión de paquetes de datos le da a HyperTransport una mayor flexibilidad de aplicación.
En febrero de 2004, HyperTransport Technology Alliance lanzó oficialmente la especificación HyperTransport 2.0. Debido a la adopción de la tecnología de datos dual, la frecuencia se ha aumentado con éxito a 1,0 GHz, 1,2 GHz y 1,4 GHz, el ancho de banda de transmisión de datos se ha incrementado de 1,6 GB/s por canal a 2,0 GB/s, 2,4 GB/s y 2,8 GB/s, y el ancho de banda máximo se ha incrementado desde 12,8 GB/s.
Cuando se aplica HyperTransport al controlador de memoria, en realidad es similar al bus frontal tradicional (FSB), por lo que para las CPU que utilizan la tecnología HyperTransport en el controlador de memoria, la frecuencia de HyperTransport es equivalente a la frecuencia del FSB.
Serie de plataforma Intel
Chipset Intel:
La frecuencia del bus frontal admitida por 845, 845D, 845GL es 400MHz, 845E, 845G, 845GE, 845PE , 845GV La frecuencia del bus frontal admitida por , 865P y 910GL es 533MHz. La frecuencia del bus frontal admitida por 865PE, 865G, 865GV, 848P, 875P, 915P, 915G, 915GV y 925X es 800 MHz, y la frecuencia del bus frontal admitida por 925XE es 1066 MHz.
A través del chipset:
La frecuencia del bus frontal admitida por P4X266, P4X266A y P4M266 es de 400 MHz, la frecuencia del bus frontal admitida por P4X266E, P4X333, P4X400 y P4X533 es de 533 MHz y la frecuencia del bus frontal admitida por PT800, PT880. La frecuencia del bus frontal admitida por PM800 y PM880 es de 800 MHz.
Chipset SIS:
La frecuencia del bus frontal admitida por SIS645, SIS645DX y SIS650 es de 400 MHz, la frecuencia del bus frontal admitida por SIS651, SIS655 y SIS648 es de 533 MHz, SIS648FX , SIS661FX, SIS655FX. La frecuencia del bus frontal admitida por SIS655TX, SIS649 y SIS656 es 533 MHz.
Chipset ATI:
La frecuencia del bus frontal admitida por Radium Dragon 9100 IGP, Radium Dragon 9100 Pro IGP y RX330 es de 800 MHz.
Chipset ULI:
La frecuencia del bus frontal admitida por M1683 y M1685 es de 800 MHz.
Serie de plataforma AMD
A través de conjuntos de chips:
KT266, KT266A, KM266 admite una frecuencia de bus frontal de 266 MHz, KT333, KT400, KT400A, KM400, KN400 La frecuencia del bus frontal admitida es de 333 MHz y la frecuencia del bus frontal admitida de KT600 y KT880 es de 400 MHz.
Chipset SIS:
La frecuencia del bus frontal admitida por SIS735, SIS745, SIS746 y SIS740 es de 266 MHz, la frecuencia del bus frontal admitida por SIS741GX y SIS746FX es de 333 MHz, y la frecuencia del bus frontal admitida por SIS741 y SIS748. La frecuencia del bus es de 400 MHz.
Chipset Uli:
La frecuencia del bus frontal admitida por M1647 es 266 MHz.
Chipset NVidia:
nForce2 IGP, nForce2 400 y nForce2 Ultra 400 admiten una frecuencia de bus frontal de 400 MHz.
Además, dado que el controlador de memoria está integrado en la CPU de la serie AMD64, su frecuencia de ultratransmisión solo está relacionada con el tipo de interfaz de la CPU y no tiene nada que ver con el chipset de la placa base, por lo que la distinción entre sus La frecuencia de ultratransmisión es bastante simple: plataforma Socket 754. La frecuencia de súper transmisión es de 800MHz. La frecuencia de ultratransmisión de la plataforma Socket 939 es de 1000MHz y la frecuencia de ultratransmisión de la plataforma Socket 940 es de 800MHz.
Descripción general de la tecnología DDR II
La memoria DDRII tiene muchas innovaciones tecnológicas, todas ellas debidas a años de investigación por parte de investigadores científicos. De hecho, ya en 1998, la JEDEC (Asociación Conjunta de Diseño y Desarrollo de Ingeniería Electrónica) comenzó a estudiar la tecnología DDRII y aprobó la estandarización de la especificación JEDEC en 2003, pero la entrada a gran escala en el mercado comenzó el año pasado. ¿Por qué? Antes de que Intel lanzara el chipset 915/925 (Figura 1), DDRII no tenía ninguna ventaja sobre DDR400 en términos de practicidad o rendimiento de costos. Frente a la mayoría de los procesadores Intel Pentium 4 con un FSB de 800 MHz, el ancho de banda de 6,4 GB/S proporcionado por DDR400 en modo de doble canal ya puede cumplir con los requisitos, y el precio de DDR2 al comienzo de su lanzamiento no puede competir con DDR. Por lo tanto, ya sea que se trate de requisitos de rendimiento o rentabilidad, DDR2 ha tenido durante mucho tiempo una participación de mercado baja.
DDR2 es un estándar de tecnología de memoria de nueva generación definido por JEDEC (Joint Electronic Devices Engineering Committee). En primer lugar, debes saber que la SDRAM DDR2 todavía pertenece a la categoría DDR, es decir, los datos se transmiten en los flancos ascendente y descendente de la señal del reloj. La frecuencia inicial de la memoria DDR2 comienza desde la frecuencia estándar más alta de la memoria DDR, 400 Mhz. Ahora se ha definido que la frecuencia de producción puede admitir de 533 Mhz a 667 Mhz, y las frecuencias operativas estándar son 200/266/333 MHz respectivamente. Los nombres de los módulos DDR II correspondientes son casi todos continuaciones de los módulos de memoria DDR: PC2-3200, PC2-4300, PC2-5300. El voltaje de funcionamiento es de 1,8 V. DDR2 adopta el estándar de interfaz DIMM de 240 PIN recientemente definido, que es completamente incompatible con el estándar de interfaz DIMM de 184 PIN DDR existente.
Características/opciones DDR DDR2 Ventajas técnicas relativas de DDR2
Paquete TSOP y FBGA FBGA El paquete FBGA (matriz de rejilla de bolas de paso fino) proporciona un mejor rendimiento eléctrico y disipación de calor.
Voltaje 2,5 V 1,8 V DDR2 SDRAM solo funciona a 1,8 V, lo que puede reducir en gran medida el consumo de energía de la memoria y reducir la generación de calor.
Las especificaciones del chip de memoria de densidad son de 64 MB a 1 GB y de 256 MB a 4 GB. Una mayor capacidad de memoria única es más rentable en plataformas que requieren memoria de gran capacidad.
Subsistema de memoria memoria interna del banco 4 4 y 8 1G o más utilizará 8.
Tecnología del banco para mejorar el rendimiento de la memoria
La velocidad de transferencia de datos es de 200 MHz.
266 MHz
333 MHz
400 MHz 400 MHz
533 MHz
667 MHz
La velocidad de 800MHz se incrementa considerablemente a más de 800 MHz.
Ancho de banda de memoria DDR2667 de doble canal proporciona hasta 10,6 GB/s de ancho de banda y un mayor rendimiento de memoria de 6,4 GB/s (DDR400 de doble canal).
Módulo DIMM de 184 pines
SODIMM de 200 pines
MicroDIMM de 172 pines DIMM de 240 pines
SODIMM de 200 pines
Mejoras en el diseño del circuito PCB y de la fuente de alimentación para MicroDIMM de 214 pines
Revolucionaria función de prelectura de 4-4 bits, tecnología ODT y post-CAS.
Tiempo de retardo CAS tiempo de retardo 2 2,5 3 relojes CL AL CL = 3 4 5 relojes En operación previa a CAS, la señal CAS (comando de lectura/escritura) puede convertirse en la entrada del siguiente reloj después del RAS entrada de señal. Las instrucciones CAS se pueden guardar en el lado de la DRAM y ejecutarse después de retrasos adicionales (0, 1, 2, 3 y 4). Simplifica el diseño del controlador y evita conflictos en los canales de comando. mejorando así el rendimiento.
La placa base ODT con resistencia terminal controla la SDRAM DDR2 a través del diseño ODT (terminal en chip) y una resistencia terminal incorporada. Termine las señales de memoria en cada chip para mejorar la calidad e integridad de la memoria. Esto puede eliminar la resistencia de terminación en la placa base, reducir la reflexión de la señal, simplificar el diseño de la placa base y reducir los costos de diseño y fabricación.
Prefetch 2 4 obtiene el doble de ancho de banda que DDR a la misma frecuencia central.
Como producto de una nueva generación de innovación tecnológica en memoria DDR, DDR II tiene capacidades de prelectura de 4-4 bits, mayor frecuencia operativa y ancho de banda del sistema, menor consumo de energía y generación de calor, y un paquete de mayor capacidad. Así como nuevas tecnologías OCD, ODT y Post CAS.
La tecnología clave de DDR II: captación previa de 4 bits (lectura anticipada)
En la estructura interna de la memoria, la unidad interna para almacenar partículas se llama unidad, que consta de un grupo de almacenamiento Está compuesto por una matriz de unidades, es decir, una cola de unidades de almacenamiento. Podemos ver que las frecuencias de las partículas de memoria se dividen en tres tipos, una es la frecuencia central de la DRAM, otra es la frecuencia del reloj y la otra es la velocidad de transferencia de datos. Normalmente cuando hablamos de velocidad de la memoria, nos referimos a la velocidad de transferencia de datos. Entre la SDRAM, la SDRAM es la DRAM síncrona, cuya velocidad de transferencia de datos está sincronizada con el ciclo del reloj. La frecuencia central de SDRAM es la misma que la frecuencia del reloj y la velocidad de transferencia de datos. Tomemos como ejemplo la SDRAM PC-100. Su frecuencia central/frecuencia de reloj/velocidad de transferencia de datos son 100 MHz/100 MHz/100 Mbps respectivamente.
En DDR, la frecuencia central es la misma que la frecuencia del reloj y la velocidad de transferencia de datos es el doble de la frecuencia del reloj. Esto lo sabemos muy bien, DDR es la abreviatura de Double Data Rate Memory. Puede transmitir datos en el retraso ascendente y descendente de cada ciclo de reloj, es decir, un ciclo de reloj puede transmitir 2 bits de datos, por lo que la velocidad de transmisión de datos de DDR es el doble de la frecuencia del reloj. Tomando como ejemplo la SDRAM DDR333, su frecuencia central/frecuencia de reloj/velocidad de transferencia de datos son 133 MHz/133 MHz/266 Mbps respectivamente. El estándar más alto actual para DDR en el estándar JEDEC es DDR400, cuya frecuencia central/frecuencia de reloj/velocidad de transmisión de datos son 200MHz/200MHz/200Mbps respectivamente. La frecuencia de funcionamiento de la celda unitaria básica dentro de la partícula es de 200 MHz, que es casi un límite para las partículas de almacenamiento DRAM actuales. Una mayor mejora traerá problemas de estabilidad y costos.
Esta es también una razón importante por la que la tecnología de memoria DDR II se introduce ahora en las plataformas de escritorio.
En la era de las memorias DDR II, la frecuencia del núcleo y la frecuencia del reloj son diferentes. DDR II utiliza captación previa de 4 a 4 bits (que puede considerarse como la relación entre la velocidad de transferencia de datos del puerto y los datos leídos y escritos entre unidades de almacenamiento, es decir, ordenar los datos enviados por varias unidades. Por ejemplo, DDR es Precarga de 2 bits, por lo que DDR La velocidad de transferencia de datos es el doble de la frecuencia operativa del núcleo. DDR II utiliza una arquitectura de captación previa de 4-4 bits, es decir, su velocidad de transferencia de datos es 4 veces la frecuencia operativa del núcleo. mecanismo, los datos primero se ingresan al registro del búfer de E/S y luego se emiten desde el registro de E/S. La frecuencia central/frecuencia de reloj/velocidad de transferencia de datos de DDR II533 es la misma que DDR 266 o incluso PC133 SDRAM. p>Por lo tanto, con la ayuda de lectura anticipada de 4 a 4 bits, el rendimiento de lectura y escritura de la memoria DDR II es casi el doble que el de DDR con la misma frecuencia central.
Menor consumo de energía y generación de calor. : Hay mucho margen para mejorar la frecuencia y la capacidad de overclocking es mayor.
El voltaje de la memoria DDR2 es de 1,8 V, lo que se reduce considerablemente en comparación con el estándar DDR de 2,5 V, por lo que lo será. Obviamente tiene un menor consumo de energía, la ventaja de una baja disipación de calor y, gracias a la prelectura de 4-4 bits de 2x DDR, DDR2 puede reducir completamente la frecuencia del núcleo sin reducir el rendimiento de la memoria del sistema, logrando así fácilmente una menor disipación de calor y menores requisitos de voltaje. (Esto es de gran importancia para la búsqueda de la mejor memoria para portátiles en el futuro. Los conocedores de la industria estiman que las futuras computadoras portátiles utilizarán ampliamente la memoria DDR II 400 con núcleos tan bajos como 100 MHz.
Para las computadoras de escritorio, la frecuencia del núcleo se puede aumentar aún más. Ahora se han implementado ampliamente 133 MHz*4, que es DDR II 533 y 166 MHz*4, que es DDR II667, y seguirán llegando a 200 MHz*4 DDR, que es lo que podemos actualmente. disfrute del potente rendimiento de overclocking de DDR II. Casi todos los DDR II533 se pueden overclockear a DDR II667 o superior, lo que es suficiente para cumplir con los requisitos de ancho de banda de la memoria de la CPU durante mucho tiempo. densidad de capacidad:
p>Una de las características más obvias de una CPU de 64 bits es que puede admitir más de 4 GB de direccionamiento de memoria. A medida que las CPU de 64 bits Intel y AMD se vuelven más populares, los sistemas operativos. , software y juegos requerirán más memoria DDR2. La capacidad inicial es de 256 MB y el soporte máximo es de 512 MB y 1 G. Proporciona una garantía de capacidad suficiente en los sistemas de escritorio. En teoría, las partículas de memoria DDR2 tienen características de alta densidad y pueden admitir una. capacidad máxima de 4G o más, por lo que se utilizan ampliamente en campos profesionales. Incluso puede traer capacidades ultragrandes de nivel nGB a los sistemas de PC en los próximos años.
Nuevos OCD, ODT y post-. Tecnologías CAS
OCD (controlador fuera del chip), también conocido como ajuste de unidad sin conexión. Son algunas resistencias de accionamiento de E/S las que equilibran el voltaje ajustándolo. DDR II iguala los dos voltajes ajustando los valores de resistencia pull-up/pull-down. Es decir, tirar hacia arriba = tirar hacia abajo. Se logra una distorsión DQ-DQS mínima, lo que mejora la integridad de la señal y mejora la calidad de la señal al controlar el sobreimpulso y el subimpulso y al verificar los voltajes de los controladores de E/S.
ODT es la resistencia de terminación integrada en el núcleo. Sabemos que las placas base que utilizan DDR requieren muchas resistencias de terminación, al menos una para cada línea de datos, lo que también supone un coste considerable para la placa base. Las resistencias de terminación se utilizan en las líneas de señal para evitar la reflexión de la señal en el extremo de la línea de datos, por lo que se requiere una resistencia de terminación con una cierta resistencia. Demasiada o muy poca resistencia no es buena. Las líneas con gran resistencia tienen una relación señal-ruido más alta, pero la reflexión de la señal es más grave. Las resistencias pequeñas reducen los reflejos de la señal, pero dan como resultado una relación señal-ruido más baja. Además, dado que diferentes módulos de memoria pueden no tener exactamente los mismos requisitos para las resistencias de terminación, muchas placas base también son muy exigentes con los módulos de memoria.
DDR II tiene una resistencia de terminación incorporada, que se apaga cuando las partículas DRAM están funcionando y se enciende cuando las partículas DRAM no están funcionando, lo que reduce la reflexión de la señal. ODT aporta al menos dos beneficios a DDR II. Una es quitar la resistencia de terminación de la placa base para reducir el costo de la placa base y facilitar el diseño de la PCB. El segundo beneficio es que la resistencia de terminación puede ser consistente con las "características" de las partículas de almacenamiento, lo que permite que la DRAM esté en condiciones óptimas.
Comparación de la resistencia del terminal de la placa base y el voltaje de control ODT al escribir datos
Comparación de la resistencia del terminal de la placa base y voltaje de control ODT al leer datos
Post-CAS Tecnología: en la operación previa a CAS, la señal CAS (comando de lectura/escritura) puede convertirse en la entrada del siguiente reloj después de la entrada de la señal RAS. Las instrucciones CAS se pueden guardar en el lado de la DRAM y ejecutarse después de retrasos adicionales (0, 1, 2, 3 y 4). Simplifica el diseño del controlador y evita conflictos en los canales de comando. mejorando así el rendimiento.
En el funcionamiento normal que se muestra arriba, los parámetros de memoria en este momento son: tRRD=2, tRCD=4, CL=4, AL=0, BL=4 (BL es la longitud de la ráfaga). Vemos que tRRD (retraso de RAS a RAS) es de dos ciclos de reloj y tRCD (retraso de RAS a CAS) es de cuatro ciclos de reloj. Entonces, en el cuarto ciclo de reloj, las señales ACT (segmento activo) y CAS chocan, y ACT retrocede un ciclo de reloj, por lo que puede ver una burbuja de ciclo de reloj en medio de la transferencia de datos.
En la operación post-CAS, la señal CAS (lectura/escritura/comando) se puede insertar en el ciclo de reloj después de la señal RAS, y el comando CAS puede seguir siendo válido después del tiempo de espera adicional. El tRCD original (RAS a CAS y retraso) se reemplaza por al (retraso aditivo), que se puede configurar en 0, 1, 2, 3 y 4. Como puede verse en el calendario anterior, los beneficios y los retrasos adicionales después del CAS. Dado que la señal CAS es un ciclo de reloj posterior a la señal RAS, las señales ACT y CAS nunca entrarán en conflicto.
El uso de Post CAS para agregar retrasos adicionales traerá tres beneficios: los conflictos en el bus de comando se pueden eliminar fácilmente; se mejora la eficiencia de los buses de comando y datos, no hay burbujas y el ancho de banda de la memoria real; se puede aumentar.
Mirando hacia el futuro, el sucesor de próxima generación de DDR2
Debido a consideraciones de compatibilidad, el estándar DDR2 parecía un poco tímido cuando se formuló por primera vez, lo que llevó directamente a su fracaso en en todos los aspectos. Una gran mejora con respecto a DDR. La nueva generación de DDR3 utiliza tecnología ODT (Core Integrated Terminal) y tecnología EMRS para optimizar el rendimiento y permitir relojes de entrada asíncronos. En términos de definición de pines, DDR3 muestra una gran independencia e incluso se atreve a abandonar por completo las formas de empaquetamiento TSOPII y mBGA y adoptar empaquetamientos FBGA más avanzados. La memoria DDR III se fabrica mediante un proceso de fabricación de 0,08 micrones y funcionará a 1,5 V.
Diseño de memoria DDR III de 1066 MHz
Producto terminado de memoria DDR3
A largo plazo, DDR3 con las ventajas de ancho de bits, frecuencia y El consumo de energía es alentador, pero el camino hacia una adopción generalizada aún está lejos. Somos optimistas en cuanto a que la memoria DDR3 se lanzará en 2007. Es difícil predecir la situación específica del chipset y el desarrollo de la industria para entonces. Las especificaciones de DDRIII pueden seguir evolucionando, pero es un hecho inmutable que DDR2 será reemplazada por una nueva generación de memoria. En cuanto a cuánto durará este proceso de reemplazo, nadie puede predecirlo con precisión.
¿Qué es la tecnología de memoria "doble canal"?
La tecnología de memoria de doble canal crea dos controladores de memoria en el chipset Northbridge (también conocido como GMH), y estos dos controladores de memoria pueden funcionar de forma independiente uno del otro. En estos dos canales de memoria, la CPU puede direccionar y leer datos por separado, duplicando así el ancho de banda y la velocidad de acceso a datos de la memoria (teóricamente).
La arquitectura de memoria DDR de doble canal actualmente popular se basa en dos controladores de memoria DDR de 64 bits. Su ancho de banda puede alcanzar los 128 bits, pero su modo de funcionamiento es diferente de la tecnología de control de memoria de un solo canal de 128 bits.
Debido a que los dos controladores de memoria en la arquitectura de doble canal son controladores de memoria inteligentes independientes y complementarios, los dos controladores de memoria pueden funcionar simultáneamente sin tiempo de espera. Por ejemplo, el controlador A está leyendo/escribiendo la memoria principal cuando el controlador B está listo para su próximo acceso a la memoria, y viceversa. Esta naturaleza complementaria de los dos controladores de memoria puede reducir la latencia efectiva en un 50%, duplicando así el ancho de banda de la memoria.
Las funciones de los dos controladores de memoria de DDR de doble canal son exactamente las mismas y los parámetros de sincronización de los dos controladores se pueden programar de forma independiente. Esta flexibilidad permite a los usuarios utilizar dos módulos de memoria DIMM con diferentes estructuras, capacidades y velocidades. En este momento, simplemente ajuste el DDR de doble canal a la densidad más baja para lograr un ancho de banda de 128 bits, lo que permitirá que los módulos de memoria DIMM con diferentes características de densidad/latencia funcionen juntos de manera confiable.
En definitiva, la tecnología de doble canal está relacionada con el chipset de la placa base y no tiene nada que ver con la memoria en sí. Siempre que el fabricante integre dos controladores de memoria dentro del chip, se puede formar un sistema DDR de doble canal. Los fabricantes de placas base solo necesitan dividir los DIMM en el canal 1 y el canal 2 según el canal de memoria, y los usuarios también deben insertar la memoria en pares, al igual que la RDRAM. Si solo se inserta una memoria, solo funcionará uno de los dos controladores de memoria y no habrá efecto de doble canal.
Si solo se inserta una memoria, solo funcionará uno de los dos controladores de memoria.
La tecnología de control de memoria de doble canal puede aumentar eficazmente el ancho de banda de la memoria, especialmente para el software que necesita intercambiar datos con frecuencia con la memoria, así como conjuntos de chips con núcleos gráficos integrados (tarjetas gráficas integradas). En las placas base de doble canal con gráficos integrados como la 865G, el alto ancho de banda brindado por la tecnología de control de memoria de doble canal puede ayudar a la tarjeta gráfica integrada a obtener un mayor ancho de banda de datos al dividir la memoria principal en la memoria principal. es lo que restringe el rendimiento de la tarjeta gráfica.
Para las placas base con núcleos gráficos integrados, su memoria no solo necesita intercambiar datos frecuentemente con la CPU, sino que también es utilizada como memoria principal por el núcleo gráfico integrado en la placa base. En este momento, la memoria principal también cambiará datos con frecuencia, lo que sin duda es una prueba severa para el ancho de banda de memoria limitado.
La tecnología de control de memoria de doble canal es una tecnología de conjunto de chips de placa base. Solo los conjuntos de chips que admiten la tecnología de control de memoria de doble canal pueden construir una plataforma de memoria de doble canal. El campo Intel tiene I850, i875P, i7205, i865PE, i865G, SIS655, SIS655FX, VIA PT600 (P4X600), VIA PT800 (P4X800), VIA PT880 (ahora 975, 965, 945, 965430) y otros conjuntos de chips. AMD Camp incluye NForce2, NFORCE 3, NFORCE 4, NFORCE 5, los últimos 590, 690. Y ahora AMD ha estado sumida en el caos desde que entró en la era k8. 754 Sanlong no es compatible con 754 Athlon 64, 939 Sanlong lo admite en la era 939 y, por supuesto, 939 Athlon también lo admite. Cuando se trata de la interfaz de am2,