Serie Loongson de Loongson
El núcleo IP de la CPU Loongson-1 es un núcleo de procesador de 32 bits que tiene las características de CPU integradas y de uso general. Utiliza un conjunto de instrucciones similar a MIPS III con una canalización de siete etapas, una unidad entera de 32 bits y una unidad de punto flotante de 64 bits. El núcleo IP de la CPU Loongson-1 es altamente flexible y configurable, lo que facilita la integración de varias interfaces estándar. La Figura 1 muestra la estructura configurable del núcleo IP de la CPU Loongson-1. La línea de puntos indica que los usuarios pueden seleccionar y configurar según sus propias necesidades, personalizando así la estructura del procesador que sea más adecuada para las aplicaciones del usuario. Los principales módulos configurables incluyen: componente de punto flotante, componente multimedia, gestión de memoria, caché e interfaz de coprocesador. El componente de punto flotante es totalmente compatible con el conjunto de instrucciones de punto flotante MIPS, y el componente de punto flotante y su software de sistema relacionado son totalmente compatibles con el estándar de aritmética binaria de punto flotante ANSI/IEEE 754-1985. Los componentes de punto flotante incluyen principalmente componentes ALU de punto flotante y componentes de multiplicación/división de punto flotante. Los usuarios pueden elegir si agregarlos de acuerdo con sus aplicaciones reales. El componente multimedia reutiliza los campos de formato y los archivos de registro de punto flotante de las instrucciones de punto flotante MIPS. El conjunto de instrucciones multimedia corresponde básicamente a varias operaciones del conjunto de instrucciones multimedia Intel SSE.
La unidad de gestión de memoria tiene tres modos de funcionamiento: modo estándar, modo de mapeo directo y modo sin mapeo. En el modo estándar, TLB se divide en ITLB y DTLB. Cada parte se compone de 48 entradas de tabla de páginas. También admite métodos de conversión de asignación y no asignación de dirección virtual a dirección física. TLB también se puede mapear directamente sin usar CAM ni RAM para reducir el área. En modo no asignado, incluso se puede eliminar el TLB y se puede usar SRAM directa para acceder a la memoria. El caché del núcleo IP de la CPU Loongson-1 se divide en caché de instrucciones y caché de datos, que se configuran de forma independiente. Con 4K como un canal, se puede configurar como 4, 2 o 0 canales. Los usuarios pueden determinar el tamaño del caché requerido según las necesidades de su aplicación, o incluso no utilizar caché. La interfaz del coprocesador proporciona una interfaz eficiente para los coprocesadores externos. El núcleo IP de la CPU Loongson-1 proporciona dos conjuntos de interfaces de bus de procesador configurables: interfaz AMBA y interfaz Harvard SRAM. (Nombre en inglés Godson-2)
La CPU de segunda generación de Loongson adopta una estructura de canalización superescalar avanzada de cuatro elementos, con instrucciones de primer nivel en el chip y cachés de datos de 64 KB cada uno, y un segundo fuera del chip. -Caché de nivel hasta 8 MB. La frecuencia máxima es de 1000 MHz y el consumo de energía es de 3 a 5 vatios, que es mucho menor que el de chips extranjeros similares. El rendimiento medido de su programa de prueba SPEC CPU2000 es 2-3 veces mayor que el del procesador VIA de 1,3 GHz, y ya se ha logrado. (Nombre en inglés Godson-3)
La frecuencia de funcionamiento de Loongson 3A es de 900 MHz ~ 1 GHz, y el consumo de energía es de aproximadamente 15 W. Cuando la frecuencia es de 1 GHz, la velocidad máxima de las operaciones de punto flotante de doble precisión. alcanza 1.6 mil millones de veces por segundo, la velocidad máxima de las operaciones de punto flotante de precisión simple alcanza 32 mil millones de veces por segundo. Loongson 3A se produce utilizando el proceso CMOS de 65 nm de STMicroelectronics y tiene transistores de 425 m. El chip está empaquetado en BGA con 1121 pines y consume menos de 15w. Loongson 3A integra cuatro núcleos de procesador superescalar de 64 bits, caché L2 de 4 MB, dos controladores de memoria DDR2/3, dos controladores HyperTransport de alto rendimiento, un controlador PCI/PCIX y LPC, SPI, UART y GPIO. Espere E/S de baja velocidad. Oh controladores. El sistema de instrucción de Loongson 3A es compatible con MIPS64 y admite traducción binaria X86 a través de extensiones de instrucción.