¿Qué debo hacer si el bucle de bloqueo de fase no se puede bloquear?

¿Alguna vez ha tenido problemas al intentar bloquear un bucle de bloqueo de fase (PLL)? Un juicio apresurado puede prolongar el proceso de depuración y hacerlo más tedioso. El proceso de depuración se puede simplificar de acuerdo con los siguientes procedimientos para verificar el acceso y establecer bloqueos.

Paso 1: Verificar la comunicación

El primer paso es verificar la capacidad del PLL para responder a la programación. Si el PLL no está bloqueado y no se puede volver a leer, intente enviar un comando de software que requiera una cantidad mínima de trabajo de comando de hardware. Un enfoque es regular el encendido y apagado del PLL a través de software (en lugar de pines) y buscar cambios predecibles en los niveles de corriente o voltaje de polarización en los pines. Muchos PLL tienen un nivel en su pin de entrada (OSCin) de Vcc/2 cuando están encendidos y 0 V cuando están apagados.

Si el PLL integra un oscilador controlado por voltaje (VCO), verifique si el voltaje del pin de salida de baja caída (LDO) reacciona a los comandos de encendido y apagado. También es posible cambiar los pines de entrada/salida (E/S), como los pines MUXout de muchos PLL de la serie LMX. Si puede verificar la comunicación utilizando el método anterior, puede continuar intentando bloquear.

Si no se puede verificar la comunicación, busque causas comunes como las siguientes:

Programación en serie

Habilitación de pestillo (también conocida como barra de selección de chip (CSB) ) demasiado alto

Filtrado de paso bajo excesivo de las entradas de software

Problemas de sincronización con el bus de interfaz periférica serie (SPI)

Pin de fuente de alimentación soldado incorrectamente

Paso 2: Establecer bloqueo

Después de verificar la comunicación, el siguiente paso es intentar bloquear el PLL. Estas son algunas de las razones más comunes por las que el PLL no se bloquea:

Interpretación incorrecta del pin de detección de bloqueo.

Si se configura incorrectamente, el pin de detección de bloqueo mostrará que el PLL no está bloqueado cuando en realidad está bloqueado. Esto se puede verificar observando la salida del analizador de espectro o el voltaje de sintonización del VCO.

Preguntas de programación.

Enviar información incorrecta al PLL puede provocar fácilmente que no se bloquee. Algunos errores de programación comunes incluyen: frecuencia de programación de VCO fuera de rango, configuraciones de calibración de VCO incorrectas o sincronización de registro incorrecta.

Problema de calibración del VCO.

Para los PLL con VCO integrados, el rango de frecuencia suele dividirse en varias bandas de frecuencia diferentes. La programación incorrecta puede hacer que el VCO se bloquee en la banda de frecuencia incorrecta. La programación de un registro específico generalmente inicia una calibración de VCO, por lo que debe asegurarse de que el resto del software y hardware (especialmente la entrada de referencia) estén en el estado correcto al programar este registro para garantizar que la calibración esté funcionando correctamente.

Problemas de ruta de ingreso o retroalimentación.

Si hay un problema con la entrada VCO o la entrada de referencia debido a niveles de potencia bajos, velocidad de respuesta baja, coincidencia deficiente o armónicos altos, hará que el PLL abra el pestillo. La mayoría de los PLL tienen una forma de generar la salida de frecuencia real de un contador de frecuencia interno, enviándola a un pin.

El filtro de bucle está conectado a tierra o en cortocircuito.

Se puede determinar una conexión o un cortocircuito en función de los cambios de frecuencia observando el voltaje de sintonización o cambiando los polos del detector de fase.

El filtro de bucle PLL es inestable.

Si la reducción de la corriente de la bomba de carga hace que el PLL se bloquee, suele ser un signo de inestabilidad, pero el hecho de que esta tecnología no funcione no descarta la inestabilidad como factor. Las razones comunes de preproducción para la inestabilidad del filtro de bucle incluyen no considerar la capacitancia de entrada del VCO; usar un filtro integrado que limite demasiado el ancho de banda del bucle o usar una configuración de PLL (ganancia de la bomba de carga, frecuencia del VCO o frecuencia del detector de fase) diferente a la del; diseño original del PLL).

Seguir un enfoque sistemático y no hacer suposiciones apresuradas puede facilitar mucho la depuración de bloqueos de PLL.

La siguiente figura es un diagrama de flujo que guía este procedimiento.

Figura: Diagrama de flujo de depuración de PLL