Uso de AD7730

AD7730 es un convertidor analógico a digital de alta resolución lanzado por American ADI Company. Tiene las características de entrada analógica diferencial de doble canal, 24 bits sin códigos faltantes, resolución efectiva de 21 bits y error lineal de 0,0018. Debido al uso de la tecnología de conversión σ-delta para sacar el ruido de cuantificación de la banda de frecuencia de conversión de analógico a digital, el AD7730 es particularmente adecuado para la conversión de analógico a digital de señales de baja frecuencia con un amplio rango dinámico y tiene Excelente rendimiento antiruido. El AD7730 se utiliza en el instrumento de medición del consumo de combustible del motor para interactuar directamente con la celda de carga y el microcontrolador. El microcontrolador lee el valor de conversión A/D, calcula el consumo promedio de combustible del motor y muestra la salida. aplicaciones.

1 Principio de funcionamiento y estructura interna del AD7730

1.1 Principio del convertidor analógico a digital ∑-δ

El principio de funcionamiento de σ-δ A/ El convertidor D se muestra en la figura 1. Muestra la señal de entrada analógica a k veces la frecuencia de sobremuestreo kfs (frecuencia de muestreo fs) y mueve la mayor parte del ruido de cuantificación dentro del ancho de banda de la señal fs/2 a fs/2 ~ kfs fuera de la banda de conversión A/D a través del modelado de ruido. circuito /2, el ruido de cuantificación del circuito se reduce al 1/raíz k original, y el filtro de paso bajo analógico solo filtra el ruido por encima de kfs/2. Por lo tanto, es necesario extraer señales útiles en la banda de frecuencia. A través de circuitos de muestreo y filtrado digital, filtre el ruido de cuantificación y las señales no deseadas fuera de la banda de frecuencia para mejorar la relación señal-ruido y la resolución efectiva. El principio de muestreo debe satisfacer la ley de muestreo de Nyquist y la frecuencia de muestreo debe ser más del doble de la frecuencia de la señal (fs > 2fa). El usuario puede configurar el filtro digital del convertidor A/D σ-δ mediante programación de software. de modo que el convertidor A/D haga la mejor elección entre velocidad de salida de datos, resolución pico a pico y figura de ruido. 1.2 Estructura interna del AD7730

La estructura interna del AD7730 se muestra en la Figura 2, que incluye un convertidor analógico a digital σ-δ de 24 bits, dos conjuntos de filtros digitales programables y 13 controles en chip. registros, un microprocesador de calibración, dos canales de entrada analógica diferencial e interfaz de entrada/salida serie bidireccional.

1.2.1 Entrada analógica diferencial

El AD7730 tiene dos canales de entrada analógica diferencial. Al escribir los bits de control en el registro de modo, el rango de entrada analógica del sensor se puede configurar en 0~65438 100 mv, 0~20 mv, 0~40 mv, 0~80 mV (cuatro señales unipolares) y 0~10 mV, 20 mv, 40 mv. y. Antes de aplicar el multiplexor al amplificador de ganancia programable (PGA) en chip, la salida del multiplexor debe sumarse con la salida del DAC de 6 bits en chip para que la señal de entrada esté dentro del rango permitido por el PGA (la salida del DAC puede compensar 77,5 mV de valor de compensación dentro del rango de la señal de entrada analógica).

1.2.2 Interfaz serie

La configuración de escritura y la lectura de la estructura de conversión del modo de trabajo AD7730 se completan operando los registros correspondientes en el chip a través de la interfaz serie. El pulso de reloj en serie SCLK es un pulso de cambio que controla la transmisión de datos en serie A/D. El indicador de estado RDY indica el estado del registro de datos AD7730. Los resultados de la conversión A/D, los coeficientes de calibración, los modos de funcionamiento y las velocidades de salida de datos se completan mediante la lectura y escritura en serie de líneas de datos DIN y DOUT. La Figura 3 muestra la sincronización del ciclo de lectura y escritura del AD7730. Los datos en serie escritos en el AD7730 deben escribirse primero en el registro de desplazamiento de entrada. Cuando el pin lógico del reloj POL está en un nivel alto, se ejecuta la instrucción de escritura de operación de bit de la MCU y los datos se transmiten al extremo de entrada de datos en serie DIN del AD7730 en el flanco descendente del reloj SCLK. En el flanco ascendente del reloj SCLK, los datos se retienen en el registro de desplazamiento de entrada. Cuando se han escrito todos los bits especificados en el registro de desplazamiento, el contenido del registro de desplazamiento de entrada se transfiere al registro en chip especificado. Cuando comienza la operación de lectura del registro AD7730, el contenido del registro correspondiente en el chip se transfiere al registro de desplazamiento de salida.

Cuando el pin lógico del reloj POL está en un nivel alto, en el flanco descendente del reloj SCLK, los datos se envían en serie desde el registro de desplazamiento de salida al pestillo del puerto DOUT en el flanco ascendente del reloj SCLK, la operación del bit del microcontrolador; Se ejecuta la instrucción de lectura y los datos se bloquean a través del serial. Shift lee los datos del puerto DOUT al microcontrolador.