¿Se pueden calcular directamente las operaciones de suma, resta, multiplicación y división del lenguaje VHDL de FPGA?

Los multiplicadores y divisores de la multiplicación y división parecen ser varias potencias de 2. Los multiplicandos y divisores son de tipo entero y el resultado también es un número entero. No hay requisitos para la suma y la resta. a y b que escribiste anteriormente se pueden sumar o restar directamente. Además, para diferentes tipos de suma y resta, se requiere la sobrecarga del operador, es decir, use ieee.std_logic_unsigned.all.