Tecnología digital para núcleos IP
El ΔΣ DAC utiliza tecnología digital, lo que lo hace independiente de la temperatura y puede implementarse en un único dispositivo lógico programable. Al evitar el uso de resistencias coincidentes en el convertidor D/A, el DAC Delta-Sigma no sólo es menos costoso, sino que la conversión es lineal. Un DAC Delta-Sigma es en realidad un DAC de una sola unidad de alta velocidad que utiliza tecnología de retroalimentación digital para generar un tren de pulsos en la salida. La porción del tren de pulsos que es alta es proporcional a la entrada binaria, y cuando el tren de pulsos pasa a través de un filtro de paso bajo analógico, se obtiene una señal de salida analógica.
La Figura 1
muestra el diagrama de circuito de nivel superior de un DAC típico implementado en un dispositivo lógico programable, siendo las señales de entrada una señal de reinicio, una señal de reloj y una señal binaria. autobús de datos. La salida DACoutDrvr controla un filtro de paso bajo externo Vout con un rango de voltaje de 0V a Vcco. Vcco es el voltaje de suministro del módulo de E/S FPGA. La Tabla 1 enumera los detalles de entrada/salida.
Tabla 1 Tabla de descripción de entradas/salidas
Descripción de la dirección de la señal
La salida DACOUT impulsa el tren de pulsos del filtro de paso bajo externo (a través del controlador de salida)
Bus de entrada digital de entrada DACIN, su valor debe establecerse en el flanco positivo del reloj
El flanco positivo de entrada clk es válido
La señal de reinicio de entrada de reinicio puede inicializa SigmaLatch y genera el flip-flop D
La entrada binaria al DAC es un número sin signo. 0" representa el voltaje más bajo y el voltaje analógico de salida solo es positivo. Una entrada de 0" produce una salida de 0 V, y una entrada completamente "1" acerca la salida a Vcco.
La Figura 2
muestra el diagrama de bloques esquemático de un DAC Delta-Sigma en el que el ancho de bits de la entrada binaria es variable.
En este dispositivo se utilizan sumadores binarios para generar sumas y diferencias. Aunque la entrada al sumador delta no está firmada, las salidas de ambos sumadores sí lo están. El sumador delta calcula la diferencia entre la entrada del DAC y la salida actual del DAC y la representa como un número binario. Como se muestra en la Figura 2, cuando se suman dos números de 10 bits con ceros entre la entrada y la salida del latch sigma, se produce una diferencia que compensa el hecho de que DACIN es un número sin signo.
La relación entre el voltaje de salida y el voltaje de entrada en la Figura 1 es
VOUT=(DACIN/(2MSBI 1))×VCCO
En la ecuación La unidad es V.
Por ejemplo, para un DAC de 8 bits (MSBI=7), si la entrada DACIN es 0, la salida final también es 0. La entrada DACIN es hexadecimal FF y el valor de salida es el valor máximo (255/256) x Vcco.
Los filtros de paso bajo reductores de capacidad son adecuados para la mayoría de las necesidades de las aplicaciones. Un filtro de paso bajo reductor de capacidad simple puede funcionar bien.
Vs se define como el valor absoluto del cambio en Vout cuando la entrada DAC aumenta o disminuye. Para un DAC de 8 bits, Vs es igual a (1/256) x Vcco.
Vout puede producir un voltaje variable entre 0V y Vcco, cuyo valor exacto está determinado por el ancho de bits y el valor de entrada de DACIN.
Delta-Sigma DAC es adecuado para aplicaciones de baja frecuencia con requisitos de precisión relativamente altos. En esta aplicación, el voltaje no cambia muy rápidamente, por lo que la constante de tiempo del RC puede ser grande para minimizar el ruido.
La aplicación más común de este tipo de DAC es la generación de voltajes DC constantes. Esto incluye osciladores controlados por voltaje, amplificadores operacionales controlados por voltaje, voltajes de parámetros de E/S, fuentes de voltaje programables, generadores de formas de onda (sinusoidales, triangulares, etc.), voltajes de referencia en conversión A/D, etc.
El DAC Delta-Sigma es un ejemplo de cómo se pueden utilizar dispositivos lógicos programables de alta velocidad en sistemas de señal mixta para reducir el número de componentes. La velocidad y densidad de los dispositivos lógicos programables los convierten en componentes ideales para la generación y el procesamiento de señales analógicas.