Problema de salida analógica del PLC

Q0.1 y Q0.2 son salidas repetidas, prevalecerá la última. Entonces, aunque Q0.1 y Q0.2 deberían estar encendidos en la red 5 y 6, estarán apagados en la red 7, con esta última como salida principal, por lo que Q0.1 y Q0.2 están apagados.

Debido a que se producirá una salida repetida, generalmente se permite la salida repetida en la programación.

Espero adoptar. . . .